

Patent Abstracts of Japan

PUBLICATION NUMBER

03149821

PUBLICATION DATE

26-06-91

APPLICATION DATE

07-11-89

APPLICATION NUMBER

01289472

APPLICANT :

SEIKO EPSON CORP;

INVENTOR :

KATO JURI;


INT.CL.


H01L 21/316

TITLE

MANUFACTURE OF

SEMICONDUCTOR DEVICE





ABSTRACT :

PURPOSE: To manufacture a semiconductor device having an SOI structure and high reliability by implanting fluorine atoms or ions of molecules having fluorine atoms before or after oxygen ion implanting, and heat treating to form an SiO₂ insulating film in an Si substrate.

CONSTITUTION: When an SiO₂ insulating film 2 is formed in an Si substrate 1 by ion implanting oxygen to the substrate 1, i.e., a semiconductor device having a so-called SOI structure is manufactured, fluorine atoms or ions of moleculars having fluorine atoms implanted before or after ion implanting oxygen, and heat-treated to form an SiO₂ insulating film 2 in the substrate 1. For example, ¹⁶o+ is implanted at 150keV, 1.5×10¹⁸cm⁻² to the substrate 1, then ¹⁹F+ is

implanted at 150keV, 4+1015cm-2, and then heat-treated at

 $1,150^{\circ}$ C for 60min in N₂. Then, an SiO₂ layer 2 is formed, and F atoms exist in a boundary region 3 between the layer 2 and an active Si layer 4. Thereafter, a device is formed on the layer 4 to complete a semiconductor device having an SOI structure.

COPYRIGHT: (C) JPO

		,

⑲ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

平3-149821

⑤Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)6月26日

H 01 L 21/316

S 6940-5F

審査請求 未請求 請求項の数 1 (全2頁)

半導体装置の製造方法 会発明の名称

> **②特** 頭 平1-289472

頤 平1(1989)11月7日

樹理 ⑩発 明 者

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式

会社内

セイコーエプソン株式 勿出 願 人

東京都新宿区西新宿2丁目4番1号

会社

外1名 弁理士 鈴木 喜三郎 四代 理 人

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

S1基板に、酸素をイオン注入することにより 、31基板中にS10。絶縁膜を形成し、いわゆ るsor(Silicon - On - Insulator) 構 遊を持つ半導体装置の製造方法において、酸素イ オン注入前後に、ファ素原子またはファソを含ん だ分子ィオンを注入し、熱処理することにより 81 基板中にSiO。絶縁膜を形成することを特徴と する半導体装置の製造方法。

5. 発明の評細な説明

[産業上の利用分野]

本発明は、半導体装置の製造方法に関する。

[従来の技術]

従来、31基板には、約10¹⁸cm⁻² オーダーの 1 * O+ イォン注入を行なった後で熱処理すること により、埋め込みS10。を形成し、S01構造 を得ていた。

[発明が解決しようとする課題]

しかしながら、活性層の単結晶Siには、Si 0。 の析出物や結晶欠陥が存在しデバイス特性の 劣化の原因となっていた。特に、活性層と埋め込 みら10。層との界面のリークは、半導体装置の 高信頼性化を妨けている。

本発明は、かかる従来の問題を回避し、SoI 構造を持つ高信頼性な半導体装置の製造方法を提 供することを目的とする。

[課題を解決するための手段]

本発明では、世界イオン注入のみならず、アイ オンを注入して、熱処理により510。を形成し ている。ヲ原子はSiと単一のポンドで結合でき る。またSi-Y結合は、Si-0結合と近いエ

Docket # GR98P804/
Applic. # 09/3/3, 424
Applicant: Huttneretal.

Lerner and Greenberg, P.A.
Post Office Box 2480
Hollywood, FL 33022-2480
Tel: (954) 925-1100 Fax: (954) 925-1101

特開平3-149821(2)

キルギーを持つため、S 1 / S 1 0 1 界面のストレスを緩和し、活性層のS 1 単結晶に発生する結晶欠陥の発生を抑制する。また、 0 原子に代わって、 P は格子間 S 1 をトラップし、 S 1 0 1 析出的形成を抑制する。 さらに、 活性層 と 埋め込み S 1 0 1 層との界面のダングリングポンドは P 原子にてパッシベーション されるため、 安定な S 1 / S 1 0 2 界面を得る。このため、 S 0 I 構造を持つ半導体装置の高信報性化を可能にする。

[実施例]

以下、実施例を用いて本発明を説明する。第1 図は、本発明により製造された301構造の半導体装置の断面を示す。S1基板1には、1・0+を150 KeV, 1.5×10 ** am² 住入した後、1・p+を150 KeV, 4×10 ** am² 住入した後、1・p+を150 KeV, 4×10 ** am² 住入した後、N:中、1150 で60分の熱処理して形成している。2で示す領域には310。が形成され、310。層2と活性31層 4との界面領域3にはp原子が存在している。第2図は、本発明による

ならない。また、アのドーズ量は、酸素在人量の a1%程度あれば充分である。

4. 図面の簡単な説明

第1回は、本発明により作成された半導体装置の断面図。

第2回は、本発明により作成された半導体装置 におけるのと『原子の辞さ方向のブロファイルを 示す図。

2 S 1 0 . M

5 … … … P原子の存在する層


4 ··· ··· ··· S 1 活性層


以上

出願人 セイコーエブソン 式会社 代理人 弁理士 鈴木喜三郎(他1名) S01構造の 0 と 9 の原子プロファイルを示す。 9 は、 S 1 0 。 層 2 と 活性 S 1 層 4 と の 界面 領域 に存在している。 活性 S 1 層 4 に デバイスを 作成 することにより、 S 0 1 構造を持つ半導体 装置が 完成する。 本 発明 に よれば、 S 0 1 構造の 活性 S 1 層 4 と 埋め込み S 1 0 。 層 2 の 界面 領域には 、 P 原子が 存在する。

[発明の効果]

▼原子は熱処理時に発生する結晶欠陥の発発生を制し、界面を安定させる。このための本外なには、リークのでは、少少なな要性と対象を提供する。実施例では、入り、のでは、入り、では、人のでは、必要とは、少のでは、必要とは、少のでは、必要とは、少のでは、必要とは、必要とは、からな適当な条件を得らべば、良いののでは、のでは、のでは、低減2の近傍に取れば間に





第2图